인텔 1.4나노 '아키텍처 변형' 승부수...전후면 전력공급 검토

💻인텔 1.4나노 '아키텍처 변형' 승부수...전후면 전력공급 검토 https://n.news.naver.com/mnews/article/030/0003444505 📌인텔 아키텍처 변경 배경 ・인텔, 1.4나노급 기본 공정 14A에 후면전력공급(BSPDN) 전용 기술 '파워다이렉트' 적용 예정 ・후속 공정 14A2에서는 전면·후면을 모두 활용하는 '듀얼 사이드' 아키텍처 도입 검토 ・최하위 금속배선(M0) 피치 21나노 수준까지 좁혀지며 노광 공정상 한계(오토캐스틱 결함) 직면 📌기술적 배경 ・인텔, 18A 대비 1.3배 칩 밀도 향상 목표로 TSMC N2/A14, 삼성 SF2Z 추격 공식화 ・14A 목표 M0 피치 28나노, 14A2에서는 하프노드 개선으로 21나노까지 추진 ・더블 패터닝 수행에도 밀집도 이득 커, 고가 High-NA EUV 장비 채산성 제고 효과 ・배선 21나노 이하로 미세화 시 배선저항 기하급수적 증가, 나노 실리콘 관통 비아(nTSV)만으로 전류밀도 감당 불가 ・전압 급강하 'IR 드롭' 현상 발생 우려 ・후면전력망 메인 유지하되 전면 금속배선 일부를 보조전력·클록 신호용으로 재할당하는 복합구조 채택, 아키텍처 후퇴 성격의 '타협의 산물' 📌로드맵 및 경쟁구도 ・14A 공정, 2028년 위험생산 거쳐 2029년 대량양산 진입 계획 ・10월 외부 고객사 대상 14A 0.9버전 PDK 배포 예정, 이후 18개월 내 대형 팹리스 확정 수주 확보 과제 ・TSMC, 2025~2026년 N2 공정 수율 안정화로 애플 제품 일정에 맞춰 시장 진입 완료 ・인텔 14A 위험생산 시점인 2028년, TSMC는 이미 진짜 1.4나노(A14) 완제품 출하 계획 ・삼성전자(005930), 후면전력공급 적용한 2나노 개량 공정 'SF2Z' 2027년 상용화 예정 ・삼성전자, 3나노부터 도입한 GAA 트랜지스터 숙련도가 강점 💻반도체 소부장💻[그로쓰리서치] https://t.me/growth_semi