포토닉스, 칩에 더 가까워지다

💻 포토닉스, 칩에 더 가까워지다 AI 시대에는 GPU/ASIC 자체 성능뿐 아니라 칩 간 데이터를 얼마나 빠르고 효율적으로 주고받느냐가 병목 광학(Photonics) 기술은 칩에 점점 더 가까워지는 방향으로 진화 📌 포토닉스 기술 방향 1 Near Package Optics (NPO) PCB 위에서 메인 칩과 광 엔진(OE: PIC+EIC)을 일정 거리 두고 배치 LR SerDes, Re-timer 사용 에너지 효율: 8~15 pJ/bit 기존 전기 인터커넥트 구조에 가장 가까운 초기 형태 2 2D Co-Packaged Optics (2D CPO) 광학 I/O 칩렛(PIC+EIC)을 메인 칩과 동일 패키지 내에 배치 더 짧은 연결 거리로 XSR SerDes 적용 에너지 효율: 6~10 pJ/bit NPO 대비 전력 소모 감소 및 집적도 향상 3 3D Co-Packaged Optics (3D CPO) PIC와 EIC를 수직 적층(3D) 하는 구조 표준 패키징과 UCIe 기반 칩렛 인터커넥트 활용 에너지 효율: 약 3 pJ/bit 광·전기 칩렛 통합 수준이 크게 높아지는 단계 4 3D Photonic Interposer ASIC 전체를 거대한 광학 인터포저(PIC) 위에 적층 Advanced Packaging, OCS(Optical Circuit Switch) 적용 에너지 효율: 약 2.5 pJ/bit 현 로드맵상 가장 높은 집적도와 효율을 제공하는 궁극적 구조 📌 핵심 트렌드 🤩 대역폭(Bandwidth) NPO를 1배로 보면, 2D CPO → 3D CPO → 3D Photonic Interposer로 갈수록 증가 최종 단계에서는 100배 이상의 대역폭 구현 가능 ⚡️ 전력 효율(Power Efficiency) 칩과 광학 소자의 거리가 가까워질수록 전기 신호 구간이 짧아짐 비트당 에너지 소모는 8~15 → 6~10 → 3 → 2.5 pJ/bit로 감소 즉, 더 많은 데이터를 더 적은 전력으로 처리 💻반도체 소부장💻[그로쓰리서치] https://t.me/growth_semi