인텔 EMIB-T vs TSMC CoWoS — 차세대 패키징 주도권 경쟁

✅인텔 EMIB-T vs TSMC CoWoS — 차세대 패키징 주도권 경쟁 📌 CoWoS의 한계 현재 CoWoS, 지원 가능 최대 레티클 크기 약 9.7x로 제한 AI 칩·첨단 패키징 스케일업 속도가 이 한계를 빠르게 초과 중 TSMC가 CoPoS·글라스 기판으로 대응 준비 중이나 양산까지 시간 필요 📌 인텔 EMIB-T 기술 우위 실리콘 브리지 내 DTC(딥 트렌치 커패시터) 직접 통합 — TSV와 나란히 배치 다이 근접 고주파 디커플링 → 전원 무결성(Power Integrity) 우수 노이즈 감소 + HBM4 고속 메모리 통합 지원에 강점 AP Memory와 파트너십 → 구글·미디어텍 DTC 생산 지원 구글·AWS, EMIB-T 기계적 테스트 차량(MTV) 평가 진행 중 📌 TSMC의 반격 — CoPoS 로드맵 가속 인텔 경쟁 심화 대응 → CoPoS 로드맵 내후년(2027년)으로 앞당길 가능성 지원 폼팩터: 300mm·500mm 대형 포맷 SoIC + CoPoS 결합 3.5D 패키징 — 메타 MTIA 프로그램 평가 중 글라스 코어 기판 도입 → 9.7 레티클 초과 시 워피지 문제 해결 타깃 💻반도체 소부장💻[그로쓰리서치] https://t.me/growth_semi