SemiAnalysis: TSMC의 진정한 해자는 공정이 아니라 EDA/IP 생태계에 있음

>>SemiAnalysis: TSMC의 진정한 해자는 공정이 아니라 EDA/IP 생태계에 있음 •SemiAnalysis는 TSMC가 EDA 설계 툴, 실리콘 IP, 생산 공정을 깊이 결합해 놓았다고 지적했음. TSMC의 인증된 실리콘 IP 라이브러리 규모는 2010년 약 3,000개에서 2025년 9만 3,000개로 증가하며 선순환 구조를 형성 •첨단 공정에서는 한 번의 테이프아웃(첫 시제품 생산) 실패 비용이 최대 수억 달러에 달하기 때문에, 성능·전력·면적(PPA) 향상만 추구하는 것보다 설계 리스크를 낮추는 것이 더욱 중요함. 이러한 결합 구조는 고객이 다른 파운드리로 전환할 때 발생하는 종합적인 비용을 크게 높여, 고객들이 ‘옮기고 싶지 않을 뿐만 아니라, 옮길 수도 없게’ 만들고 있음 >SemiAnalysis:台积电真正的护城河不在制程,而是EDA/IP生态系统 https://wallstreetcn.com/articles/3776453#from=ios