TSMC의 차세대 AI/HPC 패키징 로드맵

✅TSMC의 차세대 AI/HPC 패키징 로드맵 AI/HPC 시대의 병목: 전기적 인터커넥트의 한계 AI·HPC 시스템 규모가 커지면서 기존 Copper 전기 연결은 다음 한계에 직면: Bandwidth 한계: 서브스트레이트·PCB 기반 전기 신호의 물리적 주파수·채널 폭 한계 전력 효율 저하: Copper 신호 증폭·Equalizer 회로 등에서 막대한 전력 소모 지연(latency) 증가: 채널 길이 증가 → 신호 감쇠 → 더 많은 보정 필요 발열·집적도 문제: 더 많은 I/O가 필요할수록 패키지/보드가 복잡해짐 ➡️ AI 모델 크기 증가 + GPU 1개당 메모리 대역폭 요구 폭증 ➡️ 전기적 인터커넥트만으로는 감당 불가능. 📌실리콘 포토닉스(Si Photonics)가 해결책으로 떠오르는 이유 전기 대신 ‘빛’으로 데이터 전송: ✔️ 초고속 (100G → 1T급 확장 용이) 파장 분할 다중화(WDM)로 한 채널에 여러 색을 실어 보냄. ✔️ 초저전력 광 신호는 장거리에서 감쇠가 거의 없음 → 리피터/Equalizer 감소 패키지 당 수십 W 전력 절감 가능 ✔️ 저지연(Low Latency) 광 신호는 전기 신호 대비 지연이 대폭 낮음 대형 AI 클러스터에서 중요한 서버 간 동기화 문제 해결 ✔️ 반도체 공정과 통합 가능 CMOS 기반 제조 → 대량생산·가격 경쟁력 확보 가능 📌TSMC가 집중하는 핵심 기술: Coupler & Process Control ✔️ 왜 커플러가 중요한가? 광 신호를 광섬유 → Si Photonics 칩으로 또는 칩 → 광섬유로 정확히 주입해야 하는데, 정렬 오차가 100~200nm만 나도 손실이 3~6 dB까지 증가. ➡️ AI/HPC용 Optical Engine에서는 손실 < 1 dB 수준이 필수. ✔️ TSMC의 기술 포커스 Passive Alignment 개선 Grating/Evanescent Coupler 최적화 Bonding 정밀도 제어 RDL 인터포저와 Si Photonics 간 신호 무결성 유지 → 장기적으로 수율 안정성 & 대량생산성을 확보하기 위한 전략. ✅독립리서치 그로쓰리서치 https://t.me/growthresearch