Marvell이 발표한 ‘Custom HBM 아키텍처’의 핵심 차이

✅Marvell이 발표한 ‘Custom HBM 아키텍처’의 핵심 차이 📌Marvell Custom HBM 아키텍처 Marvell은 HBM 옆에 I/O 칩릿을 붙이는 구조(Chiplet + D2D 구조)를 통해 연산 코어 면적을 1.7배 확장하고 HBM·Main Die의 I/O 전력을 75% 절감하는 데 성공했다는 내용임. 이는 HBM4·C-HBM4E 시대에 매우 중요한 아키텍처적 진화. 📌Standard HBM vs Marvell Custom HBM 📍1) Standard HBM (기존 구조) Compute die(계산 칩) 주변에 HBM 스택들이 붙어 있음 별도의 I/O 칩릿 없이 모든 인터페이스(I/O)를 메인 다이에 통합 이 방식의 문제점 Compute 면적이 제한됨 → 1X compute area HBM 인터페이스로 인해 전력 부담 큼 → 1X power HBM 패키지 영역 위에 연산 기능 배치 불가 📍2) Marvell Custom HBM (I/O chiplets 포함한 새로운 구조) Marvell은 HBM 스택 옆에 I/O 칩릿(IO chiplet)을 두고, 연산 칩(Compute Die)과의 연결은 D2D(Die-to-Die) 및 CPO/SerDes로 처리. 그 결과 Compute 면적 1.7배 확대 (1.7X useful compute area) HBM 위에도 연산 일부 배치 가능 (HBM-aware compute placement) HBM 인터페이스 전력 75% 절감 (75% lower HBM & main die I/O power) ➡️ 즉, 동일 패키지 면적에서 성능↑, 전력↓이라는 두 마리 토끼를 잡는 구조. 📌HBM4 및 C-HBM4E 시대엔 I/O 파워가 최대 병목 HBM의 대역폭은 증가 (HBM3E → HBM4로 2배 이상) 하지만 I/O 신호 수가 폭증하면서 전력 소모가 급증 📌Marvell의 I/O 칩릿 구조는 이 병목을 해결하는 핵심 기술 Marvell은 AI ASIC 시장에서 HBM4·Chiplet 시대의 리더 중 하나로 급부상 Nvidia·AMD·Broadcom·Intel 모두 Chiplet + HBM 구조를 추구 중인데 Marvell은 이 중에서도 최적화된 “HBM I/O 전력 절감” 솔루션을 보유. ✅그로쓰리서치 텔레그램 https://t.me/growthresearch