TSMC 장샤오창: 에너지 효율이 연산능력을 대체해 AI 칩 발전의 핵심 제약 요인으로 부상 (대만경제일보)

>>TSMC 장샤오창: 에너지 효율이 연산능력을 대체해 AI 칩 발전의 핵심 제약 요인으로 부상 (대만경제일보) •TSMC에서 사업개발 및 글로벌 영업을 담당하는 수석부사장 장샤오창은 목요일 “AI로 인한 전력 수요 폭증이 에너지 효율을 연산 성능보다 더 중요한 핵심 제약 요소로 만들고 있다”고 밝혔음. •그는 스마트폰부터 AI 데이터센터까지 고객들이 전력 소비를 늘리지 않으면서 성능을 높이는 데 점점 더 큰 관심을 보이고 있다고 설명. 전력 비용 상승과 공급 부족 압력이 동시에 커지고 있기 때문임. 그는 “고객들이 가장 개선하고 싶어하는 부분은 에너지 효율”이라며 “단말기, 스마트폰, 모바일 기기, IoT 응용, 고성능 AI 데이터센터 모두 마찬가지” •이는 반도체 산업이 새로운 전환점에 진입했음을 의미함. 단순히 칩에 더 많은 트랜지스터를 집적하는 것만으로는 더 이상 지속적인 성능 향상을 달성하기 어려워졌다는 설명임. •장샤오창은 트랜지스터 집적도 향상이 여전히 TSMC 기술 로드맵의 핵심이지만, 첨단 패키징·칩 적층·포토닉스 기술 등도 성능 향상 측면에서 점점 더 중요해지고 있다고 밝혔음. TSMC는 현재 N2 공정과 2028년 전후 출시 예정인 A14 세대 사이에서 칩 전력 소모를 최대 30% 줄이는 동시에 연산 성능은 20% 이상 높일 수 있을 것으로 전망 •다른 반도체 업체들도 성능 개선 방안을 모색 중임. Huawei는 이번 주 ‘타오 법칙(韜定律)’ 계획을 공개하며 칩 내부 데이터 전송 속도 향상을 통해 성능을 높이겠다고 밝혔음. 이에 대해 장샤오창은 “업계에서 오래전부터 논의돼온 개념”이라며, 이는 결국 3D 적층 등 더욱 긴밀한 부품 통합에 달려 있다고 설명했음. •화웨이의 접근은 중국 기업들이 직면한 제약도 반영하고 있음. 미국 주도의 수출 규제로 인해 중국은 ASML의 EUV 노광장비를 확보할 수 없는 상황임. TSMC는 ASML EUV 장비의 최대 고객 중 하나이며, 올해 4월 차세대 EUV 기술 도입 시점을 수년 연기한다고 밝힌 바 있음. 이는 차세대 AI 칩 시대에는 회로 미세화보다 에너지 효율 개선 설계가 더 시급한 과제가 되고 있음을 보여준다고 분석 >https://money.udn.com/money/story/5599/9532883?from=ednappsharing