삼성전자, 낸드에 3차원 '핀펫' 공정 적용 추진 첫 확인

✅ 삼성전자, 낸드에 3차원 '핀펫' 공정 적용 추진 첫 확인 https://zdnet.co.kr/view/?no=20251022154842 📌 핵심 요약 • 삼성전자가 낸드플래시에 3차원 핀펫(FinFET) 구조를 적용하는 차세대 공정을 공식적으로 추진 중임을 처음으로 밝힘 • 이는 기존 V-NAND 구조의 한계를 넘는 초고집적화 기술로, AI·고성능 연산용 고용량 낸드 개발을 목표 📌 핀펫(FinFET) 기술 개요 • 트랜지스터 게이트를 수직 구조(지느러미 형태)로 세운 3차원 공정 • 전류 제어 효율이 높아 누설전류 감소·속도 향상·전력 절감 효과 • 기존 평면(Planar) 트랜지스터 대비 소자 밀도와 성능을 비약적으로 향상 📌 낸드 적용 의미 • 기존 낸드는 CTF(Charge Trap Flash) 기반 3D 적층 구조로, 미세화 한계에 직면 • 핀펫 구조 도입 시 → 셀 간 간섭 감소, 채널 제어 정밀도 향상 → 집적도 대폭 증가 및 고속 구동 가능 → 동일 면적 내 저장 용량을 극대화 • 결과적으로 AI·HPC용 SSD, CXL 메모리 등 고성능 스토리지 수요 대응 가능 📌 기술적 난이도 및 전망 • 낸드에 핀펫을 적용하는 것은 세계 최초 시도 수준 • 3D 적층과 미세공정을 동시에 요구 → 상용화까지는 시간 소요 예상 • 업계에서는 삼성전자가 ‘V-NAND 이후 세대(Post V-NAND)’ 기술로 진입한 것으로 해석 ✅독립리서치 그로쓰리서치 https://t.me/growthresearch