삼성전자 파운드리, 시놉시스와 SF2P NPU 설계 면적 22% 축소해 2나노 상용화 경쟁력 강화

💻 삼성전자 파운드리, 시놉시스와 SF2P NPU 설계 면적 22% 축소해 2나노 상용화 경쟁력 강화 https://www.digitimes.com/news/a20260910VL218/synopsys-samsung-npu-2nm-design.html 📌 2나노 경쟁은 공정만 잘한다고 끝나지 않는다 시놉시스와 삼성전자는 SF2P 기반 NPU 설계에서 다이 면적을 22% 축소 같은 공정을 쓰더라도 설계 툴·IP·DTCO 수준에 따라 면적·전력·성능 차이가 크게 벌어질 수 있다는 사례 선단공정 경쟁의 축이 ‘나노 숫자’에서 ‘설계 최적화 능력’으로 이동 중 📌 IP·EDA가 고객 진입장벽을 낮춘다 파운드리 고객은 공정 자체보다 검증된 IP와 설계 플로우가 있어야 빠르게 테이프아웃 가능 시놉시스가 AI·멀티다이용 설계 툴과 인터페이스 IP를 확대하는 이유도 여기에 있음 공정 성숙도뿐 아니라 IP 확보 여부가 실제 수주 전환 속도를 좌우 📌 디자인 생태계가 파운드리 수율·원가까지 연결 다이 면적이 줄면 웨이퍼당 생산 가능한 칩 수가 늘어나 원가 개선 가능 설계 단계 최적화가 곧 제조 효율과 수익성으로 연결되는 구조 결국 선단공정에서는 ‘공정+EDA+IP+패키징’까지 하나의 생태계로 봐야 함 📌 삼성 2나노의 다음 과제는 대형 고객 수주 이번 사례는 SF2P의 설계 생태계 경쟁력을 보여주는 구체적 레퍼런스 향후 핵심은 이런 최적화 성과가 AI·HPC 고객의 실제 테이프아웃과 양산 수주로 이어지는지 여부 2나노 경쟁에서 기술력만큼 중요한 것이 결국 ‘고객이 바로 설계할 수 있는 환경’이라는 점이 핵심 💻반도체 소부장💻[그로쓰리서치] https://t.me/growth_semi