화웨이 ‘기린 9050 프로’ 공개...미국 제재 뚫고 여기까지 왔다

💻 화웨이 ‘기린 9050 프로’ 공개...미국 제재 뚫고 여기까지 왔다 https://nownews.seoul.co.kr/news/newsView.php?id=20261004601007&wlog_tag3 📌 2나노 대신 ‘칩을 위아래로 쌓는’ 전략 화웨이는 TSMC 등 해외 파운드리 사용이 제한되면서 SMIC의 N+3 공정에 의존 최신 2나노 공정과의 격차를 줄이기 위해 로직 회로 자체를 상하로 적층하는 ‘로직폴딩’ 적용 화웨이 설명 기준 실효 트랜지스터 밀도는 m2당이 아니라 mm2당 2억3,800만개 수준까지 상승 📌 공정 미세화 한계를 3D 적층으로 보완 SMIC N+3는 DUV 멀티패터닝과 설계 최적화를 통해 TSMC 5나노급 밀도에 접근 로직폴딩은 신호 이동 거리를 줄여 전력·발열을 낮추고 동일 면적에서 집적도를 높이는 방식 👉 중국은 EUV 공정 미세화 대신 3D 집적·패키징으로 성능 격차를 줄이는 전략 📌 애플과 격차는 ‘4년→3년’ 평가 기린 9050 프로는 애플 A20 프로 대비 싱글코어 성능 약 절반, 멀티코어 약 30% 낮은 수준 대신 약 3년 전 A17 프로와 비슷하거나 일부 앞서는 수준으로 평가 최신 공정 자체의 격차는 여전히 크지만 제품 성능 기준 추격 속도는 빨라지고 있다는 해석 📌 결국 관건은 ‘성능보다 제조 비용’ DUV 멀티패터닝과 로직폴딩은 공정 단계 증가로 수율 저하·제조원가 상승 가능성이 큼 향후 화웨이는 로직폴딩을 3~4층으로 확대하고 SMIC N+4·N+5로 발전시키는 전략을 검토 👉 핵심은 “중국이 미세공정 격차를 패키징·3D 적층으로 얼마나 경제성 있게 우회할 수 있느냐” 💻반도체 소부장💻[그로쓰리서치] https://telegram.me/growth_semi