400단 낸드 쌓은 삼성전자 “칩 사이즈 극한 축소 위해 ‘풀 캡핑’ 설계 달성”

💻 400단 낸드 쌓은 삼성전자 “칩 사이즈 극한 축소 위해 ‘풀 캡핑’ 설계 달성” https://biz.heraldcorp.com/article/10857933? 📌 AI 데이터 폭증 대응하는 차세대 낸드 삼성전자가 400단 이상 초고적층 구조의 V10(10세대) BV-낸드 개발 비화 공개 AI 추론 확산으로 LLM의 KV 캐시 등 대용량 데이터 저장 수요 증가 데이터센터뿐 아니라 PC·모바일·엣지 AI까지 대응 가능한 고성능 낸드 목표 📌 400단 적층·비트밀도 58% 개선 3D 본딩 기술 기반으로 기존 한계를 넘어 400단 이상 적층 구현 전 세대 대비 비트 밀도 58% 이상 향상 3-스택 HARC 머지 기술과 웨이퍼 본딩 공정을 결합해 초고집적 구조 확보 📌 속도 33%↑·전력 25%↓ 고효율 구현 4.8Gbps 이상의 I/O 속도로 이전 세대 대비 성능 33% 이상 개선 전력 소비는 25% 이상 절감해 AI 데이터센터 효율성 강화 고용량·고성능·저전력을 동시에 요구하는 AI 인프라 시장 공략 📌 차세대 낸드 경쟁력 강화 FMS 2026에서 ‘3D&낸드 이노베이션상’ 수상 HARC 식각과 웨이퍼 본딩 기술 내재화를 통해 초고층 낸드 기술 경쟁력 확보 AI 데이터센터용 고용량 스토리지 수요 확대에 따른 성장 동력 기대 💻반도체 소부장💻[그로쓰리서치] https://t.me/growth_semi